常用逻辑电路 
在逻辑电路中，输入和输出只有两种状态，即高电平和低电平。通常以逻辑“1”和“0”表示电平高低。

1、  与门 
是一个能够实现逻辑乘运算的、多端输入、单端输出的逻辑电路。

输入		输出
A端	B端	Y
0	0	0
1	0	0
0	1	0
1	1	1

逻辑解释： 
即如右边图所示，当开关A与B当中只有全部闭合（即为高电平1）时，才会有输出（即灯泡才会亮）所以在与门电路中，只有输入的全部条件为高电平“1”时输会有输出。

输入		输出
A端	B端	Y
0	0	0
1	0	1
0	1	1
1	1	1

语言表达为：“有0出0，全1出1”

2、  或门 
是一个能够实现逻辑加运算的、多端输入、单端输出的逻辑电路。

逻辑解释： 
即如右边图所示，当开关A与B当中只要有一个开关闭合（即为高电平1）时，就会有输出（即灯泡才会亮）所以在或门电路中，只要输入的为高电平“1”就会有输出。

输入		输出
A端	B端	Y
0	0	1
1	0	0
0	1	0
1	1	0

语言表达为：“有1出1，全0出0”。

3、  非门 
是一个能够实现逻辑非运算的、单端输入、单端输出的逻辑电路。非就是反，就是否定，也就是输入与输出的状态总是相反。

输入			输出
A端	B端	A·B	Y
0	0	0	1
0	1	0	0
1	0	0	0
1	1	1	0

逻辑解释： 
如右边图所示，当开关K断开时灯亮，开关闭合时灯灭。如以开关断开为灯亮，开关接通为灭为结果，则开关K与灯泡的因果关系为非逻辑关系。 
语言表达为：“有0出1，有1出0”。

复合逻辑门电路： 
4．与非门 
 将一个与门与一个非门联接起来就构成了一个与非门。

输入			输出
A端	B端	A·B	Y
0	0	0	1
0	1	0	1
1	0	0	1
1	1	1	0

根据与门和非门的逻辑功能，可以列出与非门逻辑关系真值表。其逻辑功能的特点是：“当输入全为1，输出为0；只要输入有0，输出就为1”。 

5．或非门 
将一个或门与一个非门联接起来就构成了一个或非门。 
根据或门和非门的逻辑功能，可以列出与非门逻辑关系真值表。

输入			输出
A端	B端	A·B	Y
0	0	0	1
0	1	0	0
1	0	0	0
1	1	1	0

其逻辑功能的特点是：
“当输入全为0，输出为1；只要输入有1，输出就为0”。 

6．异或门 
 异或门只有两个输入端和一个输出端，。 
其逻辑功能的特点是：“当两个输入端一个为0，另一个为1时输出为1，当两个输入端均为1或均为0时，输出为0”。 
真值表如下：

输入		输出
A端	B端	Y
0	0	1
0	1	1
1	0	1
1	1	0

异或门的作用是：把两路信号进行比较，判断是否相同。当两路输入信号不同，即一个为高电平，一个为低电平时，输出为高电平。反之当两个输出端信号相同时，即为高电平或低电平时，输出为低电平”。

触发器：
触发器是计算机记忆装置的基本单元，它具有把以前的输入‘记忆’下来的功能，一个触发器能储存一位二进制代码。下面我们简单的来介绍计算机中常用的几中触发器。
1．R-S触发器
R-S触发器的逻辑符号如下图所示，它有两个输入端，两个输出端。其中，S为置位信号输入端，R为复位信号输入端；Q和Q非为输出端。规定Q为高、Q非为低时，该触发器为1状态；反之为0状态。其真值表如下。

输入		输出
S端	R端	Q	Q非
0	0	不确定	不确定
0	1	1	0
1	0	01	1
1	1	保持不变	保持不变

2．D触发器
D触发器又称数据触发器，它的逻辑符号如下图所示，R、S分别为强制置0、置1端，触发器的状态是由时钟脉冲CLK上升沿到来时D端的状态决字。当D=1时，触发器为1状态；反之为0状态。其真值表如下

时钟脉冲	输入		输出
	D	Q
	0	0
	1	1

3．J-K触发器
J-K触发器的逻辑符号如下，R、S分别为强制置0、置1端。K为同步置0输入端，J街?输入端。触发器的状态是由时钟脉冲CLK下降沿到来时J、K端的状态决定，其真值表如下

时钟脉冲	输入			输出
	J	K	Q
	0	0	不变
	0	1	0
	1	0	1
	1	1	翻转

 

J-K触发器的逻辑功能比较全面，因此在各种寄存器、计算器、逻辑控制等方面应用最为广泛。但在某些情况，如二进制计数、移位元、累加等，多用D触发器。由于D触发器线路简章，所以大量应用于移位寄存器等方面。

寄存器：

寄存器是由触发器组成的，一个触发器是一个一位寄存器。多个触发器就可以组成一个多位的寄存器。由于寄存器在计算机中的作用不同，从而被命名不同，常用的有缓冲寄存器、移位寄存器、计数器等。下面我们就简单的来介绍下这些寄存器的电路结构及工作原理。

1．缓冲寄存器
它是用来暂存某个数据，以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆单元中去，下图是一个并行输入、并行输出的4位缓冲器的电路原理图，它由4个D触发器组成。

启动时，先在清零端加清零脉冲，把各触发器置0，即Q端为0。然后，把数据加到触发器的D输入端，在CLK时钟信号作用下，输入端的信息就保存在各触发器中（D0~D3）。

2．移位寄存器
移位寄存器能将所储存的数据逐位向左或向右移动，以达到计算机运行过程中所需的功能，请看下图

启动时，先在清零端加清零脉冲，使触发器输出置0。然后，第一个数据D0加到触发器1的串行输入端，在第一个CLK脉冲的上升沿Q0=Q0，Q1=Q2。Q3=Q0。其后，第二个数据D1加到串行输入端，在第二个CLK脉冲到达时，Q0=Q1，Q1=Q0，Q2=Q3=0。以此类推，当第四个CLK来到之后，各输出端分别是Q0=Q3，Q1=Q2，Q2=Q1，Q3=Q0。输出数据可用串行的形式取出，也可用并行开式取出。

3．计数器
计数器也是由若干个触发器组成的寄存器，它的特点是能够把存款在其中的数据加1或减1。计数器的种类也很多，有行波计数器、同步计数器等，下面我们就以行波计数器向大家作个介绍。
下图就是一个由J-K触发器组成的行波计数器的工作原理图。这种计数器的特点是：第一个时钟脉冲促使其最低有效位加1，使其由0变1；第二个时钟脉冲促使最低有效位由1变0。同时推动第二位，使其由0变1；同理，第二位由1变0时又去推动第三位，使其由0变1，这样有如水波前进一样逐位进位下去。

上图中各位的J、K输入端都是悬浮的，这相当于J、K输入端都是置1淖刺锤魑欢即τ谧急阜淖刺Ｖ灰敝勇龀灞哐匾坏剑钣冶叩拇シ⑵骶突岱碤由0转为1或由1转为0。
上图中的这个计数器是4位的，因此可以计0~15的数。如果要计更多的数，需要增加位数，如8位计数器可计0~255的数，16位则可计0~65535的数。

4．三态门（三态缓冲器）
为减少信息传输线的数目，大多数计算机中的信息传输线均采用总线形式，即凡要传输的同类信息都走同一组传输线，且信息是分时传送的。在计算机中一般有三组总线，即数据总线、地址总线和控制总线。为防止信息相互干扰，要求凡挂在总线上的寄存器或内存等，它的传输端不仅能呈现0、1两个信息状态，而且还应能呈现第三种状态——高阻抗状态（又称高阻状态），即此时好像它们的输出被断开，对总线状态不起作用，此时总线可由其它器件占用。三态门即可实现上述的功能，它除具有输入输出端之外，还有一控制端，请看下图。

当控制端E=1时，输出=输入，此时总线由该器件驱动，总线上的数据由输入数据决定；
当控制端E=0时，输出端呈高阻抗状态，该器件对总线不起作用。当寄存器输出端接至三态门，再由三态门输出端与总线连接起来，就构成三态输出的级冲寄存器。如下图所示就是一个4位的三态输出缓冲寄存器。由于这里采用的是单向三态门，所以数据只能从寄存器输出到数据总线。如果要实现双向传送，则要用双向三态门。

在这里有个问题问下大家，前面我们已把触发器，寄存器的概念跟大家讲解了一下，那么触发器、寄存器、内存，这三者之间是一个什么样的关系呢？
答：通过前面的学习，我们知道触发器是计算机记忆装置的基本单元，一个触发器能储存一位二进制代码。寄存器是由触发器组成的。一个触发器就职一个一位的寄存器，多个触发器就可以组成一个多位的寄存器。内存是由大量寄存器组成的，其中每一个寄存器就称为一个存储单元。它可以存放一个有独立意义的二进制代码。